Theo Neowin, thông tin này được đưa ra trong trang slide giới thiệu “80G PHY Technology” của Intel và được đăng trên Twitter bởi trưởng nhóm Máy tính khách hàng của công ty là Gregory M Bryant. Ông Bryant hiện có chuyến tham quan nội bộ tại phòng thí nghiệm Intel của Israel.
Hình ảnh sau đó đã bị Bryant xóa, có lẽ sau khi anh nhận ra sai lầm của mình. Mặc dù vậy, AnandTech đã nhanh chóng chụp lại nội dung này.
Dựa vào những gì mà AnandTech phát hiện, Thunderbolt 5 có vẻ sẽ mang lại băng thông 80 Gbps rất cao dù vẫn sử dụng USB-C, có nghĩa là khả năng tương thích và khả năng thích ứng của giao diện thế hệ tiếp theo sẽ dễ dàng. Nó sẽ dựa trên một công nghệ điều chế PAM-3 mới.
PAM-3, hay điều chế biên độ xung ba mức, có thể truyền 3 bit dữ liệu (-1, 0, +1) trong hai chu kỳ, thể hiện hiệu suất một bit rưỡi (1,5) bit cho mỗi chu kỳ. Con số này cao hơn 50% so với Non-return-to-zero (NRZ) hoặc PAM-2 theo chu kỳ đơn (hai bit 0 và 1) được sử dụng trong Thunderbolt hiện tại. Mặc dù vậy, các chi tiết rõ ràng hơn sẽ cần có thêm thời gian để xác định.
Nhìn chung, chip thử nghiệm cho 80G PHY mới được sử dụng trong Thunderbolt 5 đang cho kết quả ban đầu đầy hứa hẹn. Các chip thử nghiệm này có thể được chế tạo bằng quy trình 6 nm FinFET (N6) của TSMC, nhưng điều này vẫn chưa được xác nhận.
Bình luận